Évolution de la technologie CMOS, Physique des dispositifs MOS fortement sub-microniques, développement des architectures High Performance (HP) et Low Power (LP) pour les systèmes mobiles, Nouvelles architectures MOS pour les noeuds avancés, Nouveaux dispositifs émergents ultra-basses consommations (CNT-FETs, NW-FET, SETs..).
1 épreuve écrite, notée sur 20, coefficient 1, seconde session possible